16位先行进位加法器的设计与仿真
1. 掌握在EDA工具中进行基本逻辑组件的设计方法。
2. 运用VHDL完成半加器、或门、一位全加器和16位先行进位加法器的设计与调试。
3. 采用QUARTUS II软件设计仿真和调试完成。
文件下载
评论信息
其他资源
- MSK的matlab仿真
- 1联钢箱梁.dyn
- CDR免登录补丁_cdr2018免登陆补丁,cdr2018免登录补丁-制造工具类资源
- STM32F移植到STM32L应用手册（中文版）
- MFC制作漂亮界面之登录界面
- Python爬取微博评论代码
- SOCKET实现ftp文件传输（C#）
- SCA60C-N1000060单轴倾角传感器中文数据手册
- javaScript实现学生信息的增删改查，以及翻页
- 16进制数异或XOR
- ROS_Robot_Programming中文版／Mastering ROS for Robotics Programming
- JSP实现基本的注册功能
- 诊所信息管理系统设计报告【c++课程设计】
- Gear Noise And Vibration
- 大众—发动机管理系统.ppt
- 考前押题A卷-建筑工程管理与实务.pdf
- 光纤中稳态受激喇曼散射弧波研究
- 计算机自顶向下原书带书签第6版完整高清版无水印
- 宠物领养（c++） 控制台界面
- 永磁无刷直流电机控制系统
- unity gif 图片格式 播放动画插件
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明