16位先行进位加法器的设计与仿真
1. 掌握在EDA工具中进行基本逻辑组件的设计方法。
2. 运用VHDL完成半加器、或门、一位全加器和16位先行进位加法器的设计与调试。
3. 采用QUARTUS II软件设计仿真和调试完成。
文件下载
评论信息
其他资源
- Modelica&MWorks培训教程
- R语言与BIOCONDUCTOR生物信息学应用_
- ASP+Access 毕业论文管理系统（全套论文+代码+演示PPT）
- Android 仓库管理系统源码
- 学生成绩管理系统UI
- 计数器verilog 代码
- 王爽老师版《汇编语言》全部实验报告
- RFID的智能图书馆系统
- fa19-hw3-AlexiaBritsch：fa19-hw3-AlexiaBritsch由GitHub Classroom创建-源码
- PJT-dynamic-video-encoder.by-x264.zip
- Reactredux-ts-源码
- 模糊分类、识别与决策.
- think python （中文版）.pdf
- 数据仓库与数据挖掘练习数据
- animate.js
- PLSQL Developer V11.0.6.zip
- 贪吃蛇 linux开发 C语言 linux系统编程
- 基于单片机和555定时器的AD转换器设计
- Devexpress17.2.4源码VS直接编译
- 电影数据库 DATASET
- Excel打印自动分页时每页自动加小计
- 形式语言与自动机理论_目录.pdf
- 基于MCGS的电梯监控系统设计毕业设计
- fundamentals of three-dimensional digital image processing
- 读取LCM的日志文件
- 2013中国海洋大学计算机复试最新上机资料
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明