SDF反标-NCverilog学习资料
SDF反标
将门延时和线延时加入到门级网表中去，以进行时序动态仿真
支持sdf1.0,2.0,2.1,3.0，
反标方法：在verilog源文件中使用系统任务 $sdf_annotate,反标自动进行。NC verilog只能读取编译过的sdf文件，在系统任务 $sdf_annotate中可以指定sdf源文件或者编译过的sdf文件，如果只有源文件，ncelab会启动ncsdfc程序对sdf文件进行编译，并且保证编译的sdf比原sdf新，否则进行重新编译。
文件下载
评论信息
其他资源
- Cuda C 编程指南（程润伟）
- DFT算法谐波分析源代码
- heart正常心音.mp3
- Field and wave electromagnetics - David K. Cheng
- FANUC-0i-MF全套说明书10本
- win32-QtAV编译所需资料
- 基于混沌序列的LSB水印算法
- （原创）Qt 串口基础编程实例代码
- 浙江线上大学刷课
- VC2010结合ArcGIS Engine 10开发
- GM∕T 0054-2018 信息系统密码应用基本要求.pdf
- 从ESD EMP到PCB的电磁场耦合建模
- SU组件-指向标.rar
- VS90SP1-KB976656-x86.rar
- 基于QT CAN通信 网络通信的虚拟仪表
- sqldbx.zip
- enc1.iso 系列开发工具的套装资料
- Delphi程序员助手(含全部源代码) v2.4最终版
- arcgis_js_v45_api.zip
- jdk1.8中英文文档chm
- Learning FPGAs(O'RELLY,2017)
- 虚拟货币交易所源码，要求yii框架
- iocomp工业控件说明书
- MFC共享内存例子
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明