本地总线控制器-xilinx fpga时序约束教程

上传者: 42197110 | 上传时间: 2021-11-13 22:02:15 | 文件大小: 9.93MB | 文件类型: -
第十三章 本地总线控制器 13.113.113.1 13.1 引言 图13-1是LBC的功能框图,它支持三种接口:GPCM,UPM和SDRAM控制器。 图13-1 本地总线控制器框图 13.1.113.1.113.1.1 13.1.1 概述 LBC的主要组成是它的存储控制器,存储控制器可以为许多类型的存储设备和外围设备 提供一个无缝的接口。存储控制器负责控制8个bank,高性能SDRAM machine,一个GPCM 和多达3个UPM共享这8个bank。它为SDRAM,SRAM,EPROM,flash EPROM,burstable RAM,regular DRAM,扩展数据输出DRAM设备和其他外围设备提供一个最小粘合的逻辑 接口。外部地址锁存信号允许地址信号和数据信号的复用,以减少设备信号数量。 LBC还包括许多数据检查和保护特性,如数据奇偶校验、写保护和总线监控等,以保证 每个总线周期在用户指定的时间内完成。 13.1.213.1.213.1.2 13.1.2 特性 略。详见章节1.2.1,“关键特性”。 13.1.313.1.313.1.3 13.1.3 操作模式 LBC为本地总线提供一个GPCM,一个SDRAM机器和三个UPM操作模式,对于8个banks (片选)中有几个能够使用何种操纵模式并不限制。当存储事务被发送到LBC,则该事物的 存储地址与每个bank(片选)的地址信息进行比较,分配到相应bank上的机器(GPCM, SDRAM或者UPM)将拥有外部信号,对访问进行控制直到事务结束。所以,GPCM,SDRAM 或者UPM模式下的LBC,在事务处理期间的任意时刻仅仅只有一个有效的片选。

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明