Verilog-caches:用 Verilog-HDL 编写的各种缓存-源码

Verilog

Verilog 缓存用 Verilog-HDL 编写的各种缓存。 4way_4word 缓存 4路组相联高速缓存行大小为 4 个字缓存替换策略是 LRU 8way_4word 缓存 8路组相联高速缓存行大小为 4 个字缓存替换策略为 Pseudo-LRU free_config_cache 默认缓存配置为 8 路组关联您可以通过发送 cache_config 信号来更改缓存配置当您在 FPGA 上实现此缓存时，您可以在 FPGA 运行时更改配置

文件下载

资源详情

[{"title":"（ 6 个子文件 14KB ） Verilog-caches:用 Verilog-HDL 编写的各种缓存-源码","children":[{"title":"Verilog-caches-master","children":[{"title":"free_config_cache.v 41.13KB ","children":null,"spread":false},{"title":"simple_ram.v 1.77KB ","children":null,"spread":false},{"title":"4way_4word.v 18.02KB ","children":null,"spread":false},{"title":"LICENSE 1.05KB ","children":null,"spread":false},{"title":"README.md 535B ","children":null,"spread":false},{"title":"8way_4word.v 24.58KB ","children":null,"spread":false}],"spread":true}],"spread":true}]

评论信息

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明

Verilog-caches:用 Verilog-HDL 编写的各种缓存-源码

文件下载

资源详情

评论信息

其他资源

免责申明

个人信息

热门下载

最新下载