上传者: 42139357
|
上传时间: 2022-02-16 18:10:25
|
文件大小: 60KB
|
文件类型: -
Zynq AXIS:完整的DMA系统
此存储库包含使用Xilinx的Zynq FPGA建立基于DMA的项目所需的所有组件。 首先,有一个称为AXIS的硬件模块,可连接到高性能AXI接口端口。 其次,有一个Linux UIO驱动程序,可将低级AXIS控制硬件公开给Linux用户空间。 第三是一个用户空间库,该库具有低级驱动程序界面,并为用户提供了更易于应用的界面。 最后,有一些示例应用程序来演示上述组件的用法。
硬件
HDL代码与Xilinx Vivado项目目录分开保存在hdl目录中,从而使在项目之间共享代码以及根据需要升级Xilinx工具版本变得更加容易。
要合成比特流文件,必须安装并获取Vivado工具,然后只需从此回购根目录运行“ syn-proj”脚本。
./syn-proj
如果syn目录中有多个Xilinx项目,则将项目名称作为参数传递到syn-proj脚本中进行选择。