北京工业大学数字逻辑大作业

上传者: 40181747 | 上传时间: 2021-11-24 16:20:06 | 文件大小: 413KB | 文件类型: -
北京工业大学数字逻辑大作业 1.时间安排:第七章计数器课后 2.利用LogicSim平台,构造基本加1计数器并进行测试 3.在“基本计数器”的基础上,添加同步置数、同步清零、计数使能和RCO,形成多功能计数器 4.编辑逻辑符号 5.在多功能计数器的输出端添加“电路”,构成循环码计数器 6.分析测试波形,逆向完成电路的Verilog HDL描述 7.考查理论课中相关知识点的掌握情况 8.完成Word报告(注意图表的规范性,含实验小结) 一、构造多功能四位二进制加1计数器 1.在LogicSim中利用寄存器、加法器构造基本计数器——四位二进制加1计数器。 2.基本计数器的模拟测试,功能正确后,测试过程截图。

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明