电源技术中的高速ADC应用中降低电源噪声的方法

上传者: 38747211 | 上传时间: 2023-01-14 20:06:34 | 文件大小: 80KB | 文件类型: PDF
在ADC设计中,噪声有多个来源,主要是 ADC 自身的电源,特别是在转换器周围设计和放置的电路走向。通过优化的设计考虑,可以把噪声对高速采集应用的影响最小化。数字电路通常会在其电源线路上产生噪声。如果还使用相同的电源对模拟或混合信号器件进行供电,则此噪声可以通过它们的电源插针耦合至这些元件。从某种程度上来说,它们的模拟或混合信号元件具有良好的电源抑制性能,这不会影响模拟或混合信号元件。 但是,正如数据表上所说明的那样,模拟和混合信号器件的电源抑制比 (PSRR) 通常指具有两个不同稳定直流电源电压的单个参数(例如偏移电压)的差异。此规格很少提及元件在抑制电源上的高频噪声方面如何发挥效能。有了高

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明