一种基于FPGA快速进位链的时间数字转换电路
设计了一种基于FPGA快速进位链的时间-数字转换电路.该电路采用延迟内插技术,引入双链结构消除建立/保持时间对寄存器阵列输出结果的影响,并采用半周期平均延迟测试法,在Xilinx Virtex-4芯片上实测获得了59.19ps的分辨率.该电路采用使能控制模块将寄存器阵列输出结果的锁定时间控制在一个时钟周期内.使用FPGA Editor软件对该电路中单级延迟宏单元进行配置,并利用用户约束文件替代传统的手工布局布线,使得电路具有可移植性.此外,利用该电路对实测芯片中的CLB组合开关参数进行了测试,结果满足数据手册中提供的参数值的范围.
文件下载
评论信息
其他资源
- 泰格商霸管理软件7.3无限制单机版.rar
- 支持离线生成批量二维码
- STM32定时器产生PWM波控制电机（寄存器版）
- facenet-master_韦访注释
- Retinex SSR算法opencv
- linux ov5640驱动源码
- MATLAB CRC校验码计算
- DCT域图像数字水印算法的分析和实现源代码
- qt实现贪吃蛇小游戏（qt）
- 基于Android的智能个人课程管理系统
- 基于C# 实验室设备管理系统
- DB2_10.5_Linux.txt
- NT日语转区工具
- winform已写好的程序支持多语言
- IStream.tlb
- 商城app客户端+服务器端.zip
- 利用Map2shp转换mapgis数据到shape
- python3使用tensorflow构建CNN卷积神经网络识别性别
- 天纵新智能快速开发平台开发套件操作手册
- 基于51单片机的24l01程序
- g31t-lm 最新BIOS
- DevOps PPt 简介
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明