一种基于FPGA快速进位链的时间数字转换电路
设计了一种基于FPGA快速进位链的时间-数字转换电路.该电路采用延迟内插技术,引入双链结构消除建立/保持时间对寄存器阵列输出结果的影响,并采用半周期平均延迟测试法,在Xilinx Virtex-4芯片上实测获得了59.19ps的分辨率.该电路采用使能控制模块将寄存器阵列输出结果的锁定时间控制在一个时钟周期内.使用FPGA Editor软件对该电路中单级延迟宏单元进行配置,并利用用户约束文件替代传统的手工布局布线,使得电路具有可移植性.此外,利用该电路对实测芯片中的CLB组合开关参数进行了测试,结果满足数据手册中提供的参数值的范围.
文件下载
评论信息
其他资源
- STM32F4 AD采集DMA方式进行FFT计算
- ADAS功能标准分析-ACC.pdf
- 输入法注入源代码VC
- Vijeo Designer 6.1 参考号 序列号
- TCP UDP 网络蓝牙一体调试助手app（安卓android）.rar
- 基于JSP的网上花店的实现
- math源码 三角函数源码
- PCA图像融合
- 骨骼动画大全_bip文件_3dmax骨骼动画_3D动画
- PCI协议中文版
- 非常好用的mysql客户端sqlyog中文版
- 20200513数据治理体系建设.pdf
- livetvayush.github.io-源码
- 蔡俊锋 毕业设计智能家居报告
- GSK96 多功能位置控制系统 使用手册 （2013年3月第2版）
- QWidget给qt3dStudio发信号
- Draggable打造跨平台的轻量级原生JS拖拽组件库
- GPS测码伪距绝对定位的几种算法
- 2018年3月品优购电商系统开发
- “低保标准”的数学模型建立
- 2018HCNA考试题库
- NI Measurement Studio 曲线图控件功能开放
- CERO2.0注册机
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明