一种基于FPGA快速进位链的时间数字转换电路
设计了一种基于FPGA快速进位链的时间-数字转换电路.该电路采用延迟内插技术,引入双链结构消除建立/保持时间对寄存器阵列输出结果的影响,并采用半周期平均延迟测试法,在Xilinx Virtex-4芯片上实测获得了59.19ps的分辨率.该电路采用使能控制模块将寄存器阵列输出结果的锁定时间控制在一个时钟周期内.使用FPGA Editor软件对该电路中单级延迟宏单元进行配置,并利用用户约束文件替代传统的手工布局布线,使得电路具有可移植性.此外,利用该电路对实测芯片中的CLB组合开关参数进行了测试,结果满足数据手册中提供的参数值的范围.
文件下载
评论信息
其他资源
- resample函数的C语言实现
- 实验9 进销存管理信息系统.zip
- 查找并绘制最大轮廓.cpp
- 基于K-means聚类算法的图像分割(MATLAB实现).rar
- simulink 基于电压环的buck电路
- 联想IdeaPad U310 U410 BIOS升级固件 65cn99ww
- 含操作界面的软著案例
- tbb2017_20170226oss_win.zip
- 采样频率绘制matlab代码
- 华为 s2300 2326 bootrom 固件
- 八灯轮流亮wkawk.DSN
- 《手工—源于民间》教学简案第二章 寻 秦淮灯彩之绚丽.doc
- dtwpc.datby
- Descriptive set theory.pdf
- STM32F103ZET6原理图
- hibernate5常用的jar包集合（连接mysql）
- LabVIEW智能小车上位机显示
- 数字图像处理与机器视觉：第二版VISUAL C++与MATLAB实现 第2版
- 起点设备及配件管理V7.6破解版
- Cult3D_IE_5.3.0.228.exe
- 免费高清 java数据结构和算法（第二版）编程作业答案 Robert
- C语言实现音乐的播放，并使用proteus仿真
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明