基于ESL并采用System C和System Verilog的设计流程
ESL解决方案的目标在于提供让设计人员能够在一种抽象层次上对芯片进行描述和分析的工具和方法，在这种抽象层次上，设计人员可以对芯片特性进行功能性的描述，而没有必要求助于硬件（RTL）实现的具体细节。
文件下载
评论信息
其他资源
- Qt实现网络拓扑图
- DCT水印算法实现MATLAB
- 图像文件生成coe文件工具
- 01-中景园电子0.96OLED显示屏STM32F103C8T6_IIC例程.zip
- Qt实现的一个简单的学生学籍管理系统
- 基于FPGA用verilogHDL设计的DES加密模块
- 模拟集成电路EDA技术与设计：仿真与版图实例 书和光盘.zip
- Qt5-TCPsocket文件传送接收
- 北大青鸟 Y2 项目 SSH房屋信息系统
- DHT11+CC2530 湿度传感器（裸机）工程源代码
- java Aspose Pdf pdf文档转换 破解版
- OpenGL着色语言英文第三版-OpenGL.Shading.Language.3nd.Edition.pdf
- SSM+Netty框架搭建
- h264的视频文件
- Android防京东筛选,ListView+CheckBox滑动冲突
- stm32-小车超声波避障v3.5
- A Network Delay Jitter Smoothing Algorithm in Cyber-Physical Systems
- ETL4LOD：ETL4LOD-步骤完成Pentaho数据集成（水壶）可轻松链接数据-源码
- Node.js-wechatcrawler一个微信文章抓取爬虫
- RBFNN的Matlab仿真
- SpringBootLearning_forezp.tar.gz
- 经纬度算距离的小工具
- Arduino 负温度系数热敏电阻（NTC）测温
- java多图片上传基于maven的demo
- mysql-connector-java-5.1.17-bin.jar
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明