基于FPGA的1553B总线RT终端IP核设计

上传者: 38693657 | 上传时间: 2021-03-19 17:04:20 | 文件大小: 937KB | 文件类型: PDF
随着MIL-STD-1553B总线在航天和军工领域日益广泛应用,对其灵活性、可扩展性,低成本和小型化提出了更加苛刻的要求,传统的专用协议芯片实现方案已经不能完全满足需求.从新需求的角度出发,提出了一种以低成本FPGA为平台的1553B总线RT终端IP核方案,以片内逻辑实现1553B的全部RT终端协议.详细介绍了基于FPGA的1553B总线RT终端IP核硬件总体设计方案,IP核设计方法以及基于FPGA的1553B总线RT终端IP核的特性分析等.应用表明该终端节约了1553B总线的成本、降低功耗,提高了1553B的总线协议的效率.

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明