以太网到多路E1适配电路设计及FPGA实现

上传者: 38659311 | 上传时间: 2022-11-07 15:12:02 | 文件大小: 177KB | 文件类型: DOC
在开发过程中由于采用高级硬件编程语言→编程器件的设计实现过程,大大缩短了开发周期,增加了硬件设计的灵活性和可移植性,也避免了专用集成电路设计的高风险。采用逻辑仿真与后时序仿真相结合的验证方法,基本可以保证设计的可靠性。基于上述优点,这种开发方式在中小指集成电路开发中已得到广泛的应用。
尤其是近年来,硬件方面伴随着微电子工艺的迅速发展,编程器件的集成度正在成倍增长,越来越多的ASIC单元如微处理器、专用接口等嵌入编程器件中,使其适用范围更广。

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明