面向60 GHz系统的多码率LDPC分层译码器的设计

上传者: 38637884 | 上传时间: 2022-11-08 20:22:57 | 文件大小: 350KB | 文件类型: PDF
针对60 GHz通信系统中的IEEE 802.11ad标准,提出了一种双层同步迭代式多码率LDPC分层译码器的结构。利用码率越低LDPC校验矩阵越为稀疏的特点,将所有码率下的校验矩阵压缩到单一检验矩阵,以便支持LDPC多码率译码。同时,使用分层译码算法,有效减少迭代次数。基于推荐结构,在Vertex-6 FPGA上实现了支持IEEE 802.11ad标准的4种码率的LDPC译码器,LUTs资源使用量为34%,最高净吞吐率达到3.507 Gb/s。比较结果表明,推荐结构有着低复杂度、高吞吐率的特点。

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明