基于FPGA的语音存储与回放系统设计

上传者: 38627521 | 上传时间: 2021-04-26 10:24:15 | 文件大小: 359KB | 文件类型: PDF
1 设计要求
  设计并制作一个数字化语音存储与回放系统,其示意图如图1所示。

图1 数字化语音存储与回放系统示意图
  (1)放大器1的增益为46dB,放大器2的增益为40dB,增益均可调;
  (2)带通滤波器:通带为300Hz~3.4kHz;
  (3)ADC:采样频率fs=8kHz,字长=8位;
  (4)语音存储时间≥10s;
  (5)DAC:变换频率fc=8kHz,字长=8位;
  (6)回放语音质量良好。
  不能使用单片语音专用芯片实现本系统。
  2 数字化语音存储与回放系统硬件电路
  2.1 放大器1即音频信号放大电路
  音频信号放大电路如

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明