基于FPGA的数字卷积加减速算法的设计与实现
为了减小计算量，引入了数字卷积采用FPGA硬件编程的方式实现加减速控制算法，提高了算法的稳定性和运算速度；为了减小速度误差和位置误差，在不同情况下采用相应的补偿算法来实现对定点数运算过程中的余数处理；针对数字卷积运算之前产生的余数，在速度序列的末尾添加速度补偿序列来消除余数误差；对于数字卷积运算过程中产生的余数，采用余数累加的方式来减小余数误差。
文件下载
评论信息
其他资源
- 逻辑回归python实现
- 图片颜色互相转换：RGB HSV CIE Lab CIE Luv CIE Lch
- 32位与64位程序间通信，通过共享内存实现
- psasp7.0版本自带全部算例
- ESXi-7.0U1sc-R_niu.iso
- 米斯特白帽培训讲义
- C#连接oracle数据库增删改查实例
- 教育办公自动化（初中版）
- C++经典练习例题200例
- STM32控制LED灯
- MediaCreationTool20H2.zip
- Web Services应用开发.ppt
- ArcGIS API for JavaScript3加载高德地图
- CMFileManager
- 看你有多色源码
- TeamViewer 华为addon插件 QuickSupport QS Add-On: Huawei 11.0.5441
- JavawebSSH大学生招聘信息系统代码＋数据库
- js实现手机触屏左右滑动、上下滑动
- 基于ssh的博客系统，
- 手机销售系统(完整版)
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明