只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
基于FPGA的全数字锁相环的设计
基于FPGA的全数字锁相环的设计
上传者:
38535285
|
上传时间: 2021-10-11 15:38:11
|
文件大小: 186KB
|
文件类型: -
FPGA
锁相环
基于FPGA的全数字锁相环的设计,给出了使用verilog HDL语言对锁相环进行基于FPGA的全数字系统设计,以及对其性能进行分析和计算机仿真的具体方法。该方法采用综合仿真来对数字锁相环进行输入设计、功能时序仿真及器件编程。仿真结果表明:该方法可通过在传统数字锁相环基本结构的基础上增加自动变模控制模块来有效解决缩短捕捉时间和减小同步误差之间的矛盾。
文件下载
立即下载
评论信息
其他资源
ur5_stacking.ttt
模糊自适应PID
asp.net打印控件(免费使用)
Linux命令大全chm版
微信运动nrf51822(52832)demo————工程内部附带中文注释
RecyclerView搭配SwipeRefreshLayout和BaseQuickAdapter万能适配器实现下拉刷新和上拉加载更多
Computer_Graphics_with_OpenGL_4th_ed.pdf
2021年中国企业数字化转型路径实践研究报告.pdf
QT4.8.6嵌入VS2010.rar
MT7688AN核心板ALTIUM AD设计原理图+PCB+集成封装库文件.zip
googlemap 不同级别比例尺及分辩率.xls
韦东山电子相册代码
贝叶斯抠图C++源代码
ALU运算器VHDL
可穿戴式智能设备智能鞋智能鞋垫(说明书)
扫雷 python
javaweb网络商城源码
WIFI 芯片ESP8266 开发视频教程(基础篇)
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
得到品控手册7.0.pdf
大唐杯资料+题库(移动通信)
空间谱估计理论与算法------程序.rar
锁相环simulink建模仿真.rar
风电场风速及功率数据.zip
超大规模集成电路先进光刻理论与应用.pdf
随机森林用于分类matlab代码
python实现的学生信息管理系统—GUI界面版
狂神说全部笔记内容.zip
PLECS中文手册.pdf
长江流域shp.zip
上帝之眼和拾荒者.rar
现代操作系统原理与实现.pdf
Plex v7.12电视端app
csma/ca和csma/cd的matlab仿真源代码带有详细的注释
最新下载
火星王路由刷机固件,R08A-V2.1
南京公交线路查询
《数据结构》课设代码和报告(南京航空航天大学)
关于28335的有效值采样代码
基于verilog语言的fpga电子音乐播放器
barra优化器用户手册
彩虹商城网课科目查询插件亲测可用
test_pcl.zip
【SHP文件-2022.07】江西省行政区划(省、市、县)+道路网+公路网
School Days HQ GPK文件解包工具