2019 SEU-Xilinx国际暑期学校项目设计文档_第32组1

**2019 SEU-Xilinx国际暑期学校项目设计文档 - 第32组1** **一、项目背景与目标** 本项目是基于FPGA（Field Programmable Gate Array）的车道线检测系统，利用SEU（东南大学）和Xilinx合作举办的国际暑期学校提供的资源和技术，旨在实现对视频流中道路车道线的实时检测。通过PYNQ-Z2开发平台，结合其强大的逻辑单元和并行计算能力，设计一个能够识别并显示车道线的系统。车道线检测不仅有助于自动驾驶系统的路径规划，也是智能交通系统的重要组成部分。 **二、设备与工具** 1. **PC机**：用于编写代码、运行程序和调试。 2. **PYNQ-Z2开发平台**：集成FPGA芯片，执行硬件加速的车道线检测算法。 3. **HDMI线**：连接PYNQ-Z2和显示器，传输视频信号。 4. **HDMI转VGA线**：适应不同类型的显示器接口。 5. **显示器**：显示车道线检测结果。 **三、系统设计与实现** 1. **车道线检测功能**：系统具备两种工作模式——初始模式和跟踪模式。在初始模式下，对整个图像进行处理以找到车道线；在跟踪模式中，考虑到车道线在连续帧间的连续性，只处理上一次检测到车道线附近的区域，以减少计算量。车道线检测算法基于霍夫变换（Hough Transform），生成的矩阵表示可能的直线，从中提取有效的车道线参数。 2. **系统组建**：视频输入经PYNQ-Z2的FPGA处理后，通过HDMI输出到显示器。其中，自定义的Hough Transform IP核在vivado HLS中设计并生成，然后在vivado中集成到系统中。同时，利用Python代码进行数据处理和控制逻辑，通过Jupyter Notebook进行调试。 **四、性能参数** 项目完成了车道线检测功能，能够处理每秒三帧的视频流，效果可以通过提供的视频链接验证（链接由于格式限制未能提供，实际项目应包含有效链接）。 **五、项目总结与学习收获** 1. **知识点**：项目涉及vivado HLS的使用，用于硬件描述语言的高级综合；vivado的使用，用于FPGA设计与实现；jupyter与PYNQ-Z2的交互，实现了软硬件协同开发。 2. **项目收获**：学会了IP核的封装、bit文件的生成以及系统通路的搭建。 3. **心得体会**：认识到知识学习的重要性，强调了基础积累与逐步深入的过程，以及遇到问题时解决问题的能力培养。 **六、源代码与资料分享** 项目源代码可通过GitHub链接获取（链接未提供，实际项目应给出有效链接）。同时，建议开发者保持开发环境的一致性，确保软件版本与开发板型号匹配，以减少错误并提高开发效率。 **七、技术总结与心得分享** 本项目的经验提示我们，良好的开发环境是成功的关键。选择合适的软件版本、匹配的开发工具以及了解报错解决方法，都能极大地提升开发效率和项目的成功率。遇到问题时，不应惧怕错误，而应学会通过各种途径寻找解决方案，如搜索引擎和社区论坛。