正码速调整原理-游戏测试精通

图 2.66 异步复接二次群帧结构 正码速调整的具体实施，总是按规定的帧结构进行的。PCM 二次群异步复接时就按 图 2.66 所示的帧结构实现的，图 2.66(a)是复接前各支路进行码速调整的帧结构，其长为 212bit，共分为 4 组，每组 53bit，第 1 组的前 3 个比特 F11、F12、F13 用于帧同步和管理控 制，后 3 组的第 1 个比特 C11、C12、C13 作为码速调整控制比特，第 4 组第 2 比特 V1作为 码速调整比特。具体做的时候，在第 1 组的末了进行是否需要调整的判决(即比相)，若需 要调整，则在 C11、C12、C13 位置上插入 3 个“1”码，V1 仅仅作为速率调整比特，不带任 何信息，故其值可为“1”也可为“0”；若不需调整，则在 C11、C12、C13 位置上插入 3 个“0”码，V1 位置仍传送信码。那么，是根据什么来判断需要调整或不需要调整呢？这 可用图 2.67 来说明，输入缓存器的支路信码是由时钟频率 2048kHz 写入的，而从缓存器读 出信码的时钟是由复接设备提供的，其值为 2112kHz，由于写入慢、读出快，在某个时刻 就会把缓存器读空。 图 2.67 正码速调整原理 通过图中的比较器可以做到缓存器快要读空时发出一指令，命令 2112kHz 时钟停读一 次，使缓存器中的存储量增加，而这一次停读就相当于使图 2.66(a)的 V1 比特位置没有置入 信码而只是一位作为码速调整的比特。图 2.66(a)帧结构的意义就是每 212 比特比相一次， 即作一次是否需要调整的判决。判决结果需要停读，V1 就是调整比特；不需要停读，V1 就仍然是信码。这样就把在 2048kb/s 上下波动的支路码流都变成同步的 2112kb/s 码流。 在复接器中，每个支路都要经过这样的调整。由于各支路的读出时钟都是由复接器提 供的同一时钟 2112kHz，所以经过这样调整，就使 4 个支路的瞬时数码率都相同，均为 2112kb/s，故一个复接帧长为 8448bit，其帧结构如图 2.66(b)所示。它是由图 2.66(a)所示那