引脚说明-gd32f103xxdatasheetrev2.2

3.0 引脚说明 表 3-1 中列出了引脚说明。 3.1 模拟输出电压 （VOUT） VOUT是DAC器件的模拟输出电压。 DAC输出放大器在 VSS 至 VDD 的范围内驱动此引脚。 3.2 电源电压 （VDD 或 VSS） VDD 是该器件的电源引脚。 VDD 引脚上的电压可用作电 源输入以及 DAC 参考输入。 VDD 引脚上的电源应尽可 能干净，以提供好的 DAC 性能。 该引脚需要一个大约为 0.1 µF 的旁路陶瓷电容接地。还 推荐并联一个 10 µF 的钽电容，以进一步削弱应用电路 板中的高频噪声。 电源电压（VDD）必须保持在 2.7V 至 5.5V 的范围内，以进行正常操作。 VSS 为地引脚，是器件的电流返回路径。 用户必须通过 低阻抗走线将VSS引脚连接至地平面。 如果在应用PCB （印刷电路板）中提供了模拟地路径，强烈推荐将 VSS 引脚连接到模拟地路径或用电路板上的模拟地平面进行 隔离。 3.3 串行数据引脚 （SDA） SDA 是 I2C 接口的串行数据引脚。 SDA 引脚用于读写 DAC 寄存器和 EEPROM 数据。 SDA 引脚是开漏 N 通 道驱动器。 因此，它需要一个从 VDD 线到 SDA 引脚的 上拉电阻。 除了在启动和停止条件下以外，SDA 引脚上 的数据在时钟信号的高电平期间必须稳定。 SDA 引脚 的高或低电平状态仅在SCL引脚上的时钟信号为低电平 时改变。 请参见第 7.0 节“I2C 串行接口通信”，以了 解 I2C 串行接口通信的更多信息。 3.4 串行时钟引脚 （SCL） SCL 是 I2C 接口的串行时钟引脚。 MCP4725 仅用作从 器件，SCL 引脚仅接受外部串行时钟。 来自主器件的输 入数据在 SCL 时钟的上升沿移入 SDA 引脚，而 MCP4725的输出发生在SCL时钟的下降沿。 SCL引脚 是开漏 N 通道驱动器。 因此，它需要一个从 VDD 线到 SCL 引脚的上拉电阻。 请参见第 7.0 节“I2C 串行接口 通信”，以了解 I2C 串行接口通信的更多详细信息。 3.5 器件地址选择引脚 （A0） 用户使用该引脚选择 A0 地址位。 用户可将此引脚连接 到 VSS（逻辑 0）或 VDD（逻辑 1），或由数字逻辑电平 （例如 I2C 主器件输出）有效驱动。 请参见第 7.2 节“器 件寻址”，以了解地址位的更多详细信息。 表 3-1： 引脚功能表 MCP4725 名称 说明 SOT-23 1 VOUT 模拟输出电压 2 VSS 参考地 3 VDD 电源电压 4 SDA I2C 串行数据 5 SCL I2C 串行时钟输入 6 A0 I2C 地址位选择引脚 （A0 位）。 该引脚可连接到 VSS 或 VDD，或由数字逻辑电平有 效驱动。 该引脚的逻辑状态决定了 I2C 地址位的 A0 位。 2010 Microchip Technology Inc. DS22039D_CN 第13 页