只为小站
首页
域名查询
文件下载
登录
首页
开发技术
其它
基于Verilog的方波信号发生器加等精度频率计
基于Verilog的方波信号发生器加等精度频率计
上传者:
u014374263
|
上传时间: 2019-12-21 21:30:13
|
文件大小: 23.83MB
|
文件类型: zip
Verilog
开发环境为vivado2017.4和Basys3的开发板。其中包括方波信号发生器(1Hz-10MHz可调,分5个挡位,占空比20%-80%可调)。等精度测量法,待测信号占空比和频率信息有数码管显示,按键切换显示。资源非常可靠完整,分数价值远远不止5分。这个也是2015全国电赛的题目,只不过不包括VGA显示部分。
文件下载
立即下载
评论信息
其他资源
Richard组合数学答案
调幅仿真AM 信号调制
学习opencv3
script-api.jar,php-servlet.jar,php-script.jar,JavaBridge.jar
BMP280驱动C51.7z
HPGen10_BIOS(ZA10A380)_Windows
腾讯各职位能力模型图
全国城市、商圈、地铁线、站、携程酒店、城市数据
程序开发常用图标PNG高清透明
山东大学《计算机图形学》软件学院考题
ijkplayer2019最新版本so库
Android项目源码二手车项目的设计与实现
sip-4.16.6.zip
CMD命令回执模块。。。执行CMD可以返回结果
SLAM大综述2016
impulse.zip
【ssm项目源码】超市信息管理系统.zip
李京涛-浅谈业务风控中的“保镖思维”.pdf
Web前端设计与开发的相关学习资料
STM32F103用IAR编译的工程模板
通用的跨平台数据交换接口(SQLSERVER版)
图像分类代码
javax.persistence.jar
分类器svm参考代码
洛达AB1526P芯片资料
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
多智能体的编队控制matlab程序(自己编写的,可以运行)
房价预测的BP神经网络实现_python代码
Autojs 例子 源码 1600多个教程源码
Vivado永久激活license(亲测可用)包(搜集的全部可用LICENSE)
中国地面气候资料日值数据集(V3.0)-201001201912.rar
python大作业--爬虫(完美应付大作业).zip
基于ray filter的雷达点云地面过滤ROS节点
基于MATLAB的水果图像识别
校园网规划与设计和pkt文件
VideoDownloadHelper去除120分钟时间限制-高级版.zip
狂神说Java系列笔记.rar
avantage 软件 xps 处理软件30天后不能使用问题
东南大学英语技术写作慕课所有答案
王万良-人工智能导论(第五版)课件
csma/ca和csma/cd的matlab仿真源代码带有详细的注释
最新下载
STM32G4 参考手册 中文版
ACIS CAD开发类库
ACIS--CAD开发类库
ACIS--CAD开发类库7
ACIS--CAD开发类库4
ACIS--CAD开发类库6
ACIS--CAD开发类库3
ACIS CAD开发类库2
ACIS CAD开发类库8
ACIS CAD开发类库9