7段数码显示译码器设计
7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制的BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达式都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL或CPLD中实现。本项实验最容易实现这一目的。
文件下载
评论信息
-
-
-
dickvz :完全用上了，就是分太多了2013-05-07 -
-
xw111122223333 :写的很详细。不错2011-11-04
-
其他资源
- TMS320F28379D原理图_PCB封装库(Altium Designer)
- EDA技术与VHDL.pdf
- DSP TMS320F2812产生PWM波程序
- 2019年aws的sap专业架构师考试题库英文版
- n位水仙花数（位数用户输入）
- genesis64 安装指南
- C# teechart实例
- JAVA WEB物资管理系统项目源码
- 研究生综合英语2 教师用书
- Python爬虫爬取校内论坛标题，并将关键词整理成自定义词云图
- bhu，百米生活2，波讯superwrt固件
- harbor-online-installer-v1.5.2.tgz
- IZKSafeObject.zip
- 同济大学824通信原理历年考研真题汇编
- Animancer Pro 5.3.1.rar
- MDK5PACK.zip
- JMS567_设置休眠的方法(9528RU3)2139去休眠.zip
- flask.docx
- postgresql-13.0.tar.gz
- 高校收费系统源码
- python wordcloud whl包
- labview与android通信
- wordpress visual composer 插件
- 用遗传算法实现自动文摘
- 寻路算法演示程序(A*,BFS,Dijkstra )
- Axure7.0教程部件详解 Inline Frame 内部框架
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明