采用Verilog编写的SPI_core

FPGA Verilog SPI源码

这是一个采用Verilog编写的SPI核，能够实现16位数据的传输，传输数据的宽度用户可以修改，同时我也为该核编写了测试文件，使用非常方便。该IP核代码，经过简单修改就能够使用，非常适合想了解和学习SPI总线的朋友。

文件下载

资源详情

[{"title":"（ 4 个子文件 4KB ）采用Verilog编写的SPI_core","children":[{"title":"SPI_Core","children":[{"title":"spi_tb.v 5.03KB ","children":null,"spread":false},{"title":"Receive_spi.v 4.58KB ","children":null,"spread":false},{"title":"Send_spi.v 3.42KB ","children":null,"spread":false},{"title":"spi_module.v 1024B ","children":null,"spread":false}],"spread":true}],"spread":true}]

评论信息

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明

采用Verilog编写的SPI_core

文件下载

资源详情

评论信息

其他资源

免责申明

个人信息

相关资源标签

热门下载

最新下载