基于FPGA的信号函数发生器代码(verilog)

上传者: taoyingjian | 上传时间: 2021-06-18 00:57:28 | 文件大小: 6.1MB | 文件类型: RAR
基于FPGA的信号函数发生器代码(verilog),采用DDS合成技术,并做VGA显示

文件下载

资源详情

[{"title":"( 549 个子文件 6.1MB ) 基于FPGA的信号函数发生器代码(verilog)","children":[{"title":"rom3.qip <span style='color:#111;'> 524B </span>","children":null,"spread":false},{"title":"zhengxuan_wave0.jpg <span style='color:#111;'> 84.52KB </span>","children":null,"spread":false},{"title":"rom3.inc <span style='color:#111;'> 909B </span>","children":null,"spread":false},{"title":"vga.v.bak <span style='color:#111;'> 9.50KB </span>","children":null,"spread":false},{"title":"fangbo_bb.v <span style='color:#111;'> 5.02KB </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

  • yongzhedouelong63 :
    还好,可以用的。
    2019-02-16
  • weixin_37780801 :
    可以参考一下
    2018-07-19
  • unisco_axc :
    下载来参考
    2017-12-19
  • sycist :
    可以用来参考下设计思路,争取自己也做一个出来
    2017-04-05
  • qq_27309513 :
    我也正在做这个,不怎么会使用ROM。希望参考一下代码
    2015-04-11

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明