上传者: sinat_15914713
|
上传时间: 2019-12-21 21:06:01
|
文件大小: 1.73MB
|
文件类型: pdf
Verilog HDL是硬件描述语言的一种,用于数字电子系统设计。它允
许设计者用它来进行各种级别的逻辑设计,可以用它进行数字逻辑系统的
仿真验证、时序分析、逻辑综合。它是目前应用最广泛的一种硬件描述语
言。据有关文献报道,目前在美国使用Verilog HDL进行设计的工程师大
约有60000人,全美国有200多所大学教授用 Verilog 硬件描述语言的设
计方法。在我国台湾地区几乎所有著名大学的电子和计算机工程系都讲授
Verilog有关的课程。