蜂鸣器 verilog
用verilog控制蜂鸣器发声
module fp_verilog(out,clk);
output out;
input clk;
reg[13:0] cn;
reg out;
always@(posedge clk)
begin
cn<=cn+1'b1;
if (cn==14'd12000)
begin
cn<=14'd0;
out<=~out;
end
end
endmodule
文件下载
评论信息
-
-
-
lichen14 :只有一个.v文件。。。。不推荐下载2017-06-12 -
-
logilas :不太清楚何如控制的，是高低变化吗？2015-07-28
-
其他资源
- HMCL3.3.181.exe
- 基于Qt的跨平台局域网聊天工具的设计与实现（附文档）
- sys/**.h sys文件夹里面的头文件
- 基于Verilog语言的电子秒表设计
- 网络课程设计（基于Linux的五子棋游戏开发）
- 网上订餐系统PHP+MYSQL
- Qt Sqlite表中数据导出为csv格式表格
- c# GPRS通信源代码
- AMD_SATA_Controller
- C语言实现链表，创建、插入、查找、删除、遍历等基本操作
- mohamedahmed0912.github.io-源码
- 34.深度解密三十四：剖析讲解“关键词”在网络营销推广中的至关重要性和运用.pdf
- svn下载的python接口函数库
- VR手柄使用说明
- 拉杆抽奖小demo
- 烟花的VC6代码
- gcc4.4 g++4.4 cpp 4.4 deb包
- gcc-c++-4.4.7-4.el6.x86_64.rpm
- 1U&2U; 24-48口Visio配线架
- activiti 工作流详细文档教程+eclipse安装activiti插件
- polyworks视频教程
- 中柏/jumper 4s pro 原装BIOS
- DVR RDK解析
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明