学号数码管显示

上传者: shan_yi_shan | 上传时间: 2021-11-21 23:23:54 | 文件大小: 8KB | 文件类型: -
--测试数码管,控制最右边2个数码管动态显示1~16 --32.768晶振 83脚 --数码管a~h 75,76,77,79,80,81,69,70 --6个选择管脚 54,55,56,57,58,60 --因为仿真,所以CLK=2NS,CLK1=24NS,实际应用时可采用10分频电路? LIBRARY ieee ; USE ieee.std_logic_1164.all ; USE ieee.std_logic_unsigned.all ; --显示模块 ENTITY llb IS PORT ( clk : IN STD_LOGIC;--接低频时钟

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明