SC-ΣΔ调制器功耗优化模型

上传者: sand8 | 上传时间: 2026-05-22 16:05:18 | 文件大小: 2.64MB | 文件类型: PDF
本文提出一种面向功率驱动设计的开关电容ΣΔ调制器行为模型,有效解决高分辨率ADC设计中晶体管级仿真耗时问题。该模型通过二阶传递函数精确表征运放噪声与稳定性裕度关系,结合双压摆率机制与相关双采样(CDS)噪声增长效应,显著提升低功耗场景下的误差估计精度。模型仅需少数关键参数(如增益、带宽、相位裕度、压摆率和噪声密度),即可实现与晶体管级仿真高度一致的SNDR和失真预测,支持与不同运放架构的电路方程灵活对接。案例显示,基于该模型设计的90nm CMOS三阶调制器在1.2V供电下实现15.2位有效分辨率、500倍过采样率及38μW超低功耗,Schreier FOM达162dB,验证了其在生物医疗与传感器接口等领域的高效优化能力。

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明