SystemVerilog 中的随机化激励.pdf

上传者: ran_muen | 上传时间: 2021-09-14 10:19:25 | 文件大小: 159KB | 文件类型: PDF
本文以VMM 库为例,阐述了如何在SystemVerilog 中使用随机化函数来编写高效率 的测试代码,重点介绍了可重用验证函数库的使用方法,以帮助读者理解如何使用 SystemVerilog 高效率地完成复杂的设计验证。

文件下载

评论信息

  • htj844575037 :
    很不错的资料,学习学习
    2014-06-19

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明