上传者: queluying
|
上传时间: 2021-04-28 12:45:09
|
文件大小: 57.06MB
|
文件类型: ZIP
在本例程中,在 PL 端设计了 1 个 4KB(位宽 32,深度 1024)的 BRAM。首先, PS 通过 M_AXI_GP 口向 BRAM
中 1024 个地址依次存入 1024 个 32 位的数据。 PS 每向 BRAM 完成写入 1 个 32 位数据后通过 AXI GPIO 输出 1 个
上升沿信号, PL 捕获上升沿后立即将 PS 写入的 32 位数据读出,然后加 2,再存入原地址中。存储完成后, PL 通
过 AXI GPIO 向 PS 输入 1 个翻转信号,每翻转 1 次, AXI GPIO 便向 PS 触发 1 次中断。 PS 触发中断后,再从 BRAM中读出该数据,判断是否被加了 2,若不一致,则报错。