JESD220-3A - UFS HPB Extension-中文版（非机翻）

基于NAND闪存的存储设备（包括UFS）具有将IO请求的逻辑地址转换为闪存存储对应物理地 址的机制。传统上，这种L2P（逻辑到物理）映射数据会被加载到存储控制器的内部SRAM中。 随着存储容量的增大，所需的SRAM大小也会增加。然而，SRAM尺寸的增加会显著影响制造 成本，因此为所有L2P映射数据分配所需的SRAM并不划算。因此，用于确定请求IO的物理地址 的L2P映射数据只能部分从NAND闪存加载到SRAM中。由于这种部分加载，访问未在SRAM中 加载L2P信息的闪存地址区域可能会导致严重的性能下降。 本规范描述了主机性能加速器（Host Performance Booster，简称HPB）功能，该功能使用主机 的系统内存作为L2P映射数据的缓存。同时，还描述了主机设备驱动程序和存储设备之间用于 管理主机侧L2P映射缓存数据的事务协议。