20201009_约束文件ug903-vivado-using-constraints.pdf

### 使用Vivado进行约束配置指南 #### 引言 Xilinx Vivado Design Suite是一款功能强大的集成开发环境，主要用于FPGA、SoC FPGA以及ASIC的设计、实现与验证工作。其中，“约束”是确保设计能够在目标硬件上正确无误运行的关键组成部分之一。本文档将根据给定的文件“20201009_约束文件ug903-vivado-using-constraints.pdf”的内容摘要，详细介绍如何在Vivado中使用各种约束。 #### 迁移与约束概述 本节主要介绍如何从UCF（User Constraints File）迁移到XDC（Xilinx Design Constraints）格式，并对XDC约束的基本概念进行了概述。XDC约束文件提供了更灵活、更强大的方式来定义时序和物理约束，相比UCF具有更多的功能和更好的兼容性。 #### 约束方法论 **组织您的约束** 约束文件的组织是非常重要的，良好的组织结构可以提高设计效率并减少错误。文档中提到可以通过命令行选项`write_xdc-type`来组织约束文件。这有助于更好地管理大型项目的约束，并确保它们按照预定的顺序被处理。 **约束处理顺序与无效约束** 文档强调了约束处理的顺序对于理解设计行为至关重要。此外，在非项目或设计检查点（DCP）模式下，还提供了一些关于无效约束的信息，这些信息可以帮助用户避免因约束冲突而导致的设计失败。 **时钟组** 文档还澄清了当仅剩下一个时钟组时，`set_clock_groups`命令的行为。这对于理解时钟域之间的关系非常重要，尤其是在复杂设计中。 **约束异步信号** 异步信号的约束对于确保跨不同时钟域的数据正确传输至关重要。文档新增了一部分内容，介绍了如何有效地约束跨时钟域（CDC）路径，这对于实现高性能设计尤其重要。 **禁用定时弧** 文档中增加了一个关于`set_disable_timing`命令的注释，该命令用于指定某些路径不受定时分析的影响。这对于排除非关键路径或避免不必要的约束冲突非常有用。 **DO NOT TOUCH 约束** DO NOT TOUCH 约束用来标记不希望被综合工具优化掉的电路。文档中提到了`reset_property`命令的相关注意事项，这对于保持关键电路的完整性非常重要。 **通过opt_design保留XDC宏** 文档新增了一个章节，解释了如何通过`opt_design`命令来保留XDC宏，这对于维护复杂的约束设置至关重要。 **XDC文件中的有效命令** 文档更新了XDC文件中可用命令的列表，并添加了Waiver约束到表格中。Waiver约束允许用户为特定路径或组件指定例外情况，这对于调整定时分析结果非常有用。 #### 定义时钟 时钟定义是约束配置的核心部分。文档详细介绍了： - **主时钟**：如何定义和配置主时钟。 - **虚拟时钟**：何时以及如何使用虚拟时钟。 - **生成时钟**：如何处理由其他时钟源产生的时钟。 - **时钟组**：如何定义和管理多个时钟组。 - **时钟延迟、抖动和不确定性**：这些因素是如何影响设计的，并如何在约束文件中进行定义。 #### 约束I/O延时 **输入延时**：如何定义输入端口的最小和最大延时。 **输出延时**：如何定义输出端口的延时。 #### 时序异常 文档还介绍了如何处理常见的时序异常，如： - **多周期路径**：何时以及如何指定某些路径需要多个时钟周期来完成。 - **虚假路径**：如何定义那些实际上不存在于数据路径中的信号连接。 - **最小/最大延时**：如何定义最小和最大延时以适应不同的操作条件。 - **案例分析**：如何分析和定义特定情况下的时序约束。 - **禁用定时弧**：如何使用`set_disable_timing`命令禁用特定的定时路径。 #### CDC约束 文档中提到的CDC约束部分着重介绍了如何处理不同时钟域之间的信号传输问题。其中包括： - **总线偏斜约束**：如何处理由于物理布线差异导致的不同信号之间的相位差。 #### XDC先决条件 文档解释了XDC约束文件中的不同约束如何相互作用，并提供了以下内容： - **XDC约束顺序**：如何确定不同类型的约束之间的优先级。 - **例外优先级**：如何解决不同约束之间的冲突。 #### 物理约束 文档最后介绍了物理约束的概念，这部分涵盖了： - **引脚定位**：如何定义I/O引脚的位置。 - **区域分配**：如何指定设计的某些部分应该位于芯片上的哪个区域。 - **布线资源**：如何控制设计中使用的布线资源。 - **电源/接地网**：如何定义电源和地线网络。 - **其他物理约束**：包括时钟网络、IOB（输入输出块）和其他物理特性方面的约束。 本文档全面而详细地介绍了如何使用Vivado中的约束系统来确保FPGA设计满足所有必要的性能和物理布局要求。通过对这些约束的理解和应用，设计人员可以更高效地实现复杂的设计目标。