千兆UDP的Verilog实现源码

上传者: 21394333 | 上传时间: 2019-12-21 20:33:51 | 文件大小: 8.54MB | 文件类型: rar
该源码包含详细注释,并附上全部设计测试记录,在本人的博文中也有介绍,欢迎需要的朋友下载,并希望能多多交流,分享,一起学习、探讨!

文件下载

资源详情

[{"title":"( 498 个子文件 8.54MB ) 千兆UDP的Verilog实现源码","children":[{"title":"fuse.xmsgs <span style='color:#111;'> 10.01KB </span>","children":null,"spread":false},{"title":"testforiprecieve_ok.wcfg <span style='color:#111;'> 6.39KB </span>","children":null,"spread":false},{"title":"testforipsend.wcfg <span style='color:#111;'> 3.75KB </span>","children":null,"spread":false},{"title":"testfor_top_receive.wcfg <span style='color:#111;'> 9.81KB </span>","children":null,"spread":false},{"title":"UDP设计实战-William20181016.docx <span style='color:#111;'> 1.61MB </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

  • linpk12s :
    正在学习,比较好的资源
    2019-09-26
  • 逆水寒158 :
    正在学习,比较好的资源
    2019-09-26
  • domipy :
    不知道博主在不在,我用的XC3S500E,然后在translate时,告诉我IP_ram 出错了,不知道怎么改,'DataCtrl_inst/SimpleDualRAM_inst/U0/xst_blk
    2019-04-15
  • Domipy :
    不知道博主在不在,我用的XC3S500E,然后在translate时,告诉我IP_ram 出错了,不知道怎么改,'DataCtrl_inst/SimpleDualRAM_inst/U0/xst_blk
    2019-04-15
  • zhyy1212hz :
    粗略看了一下,代码注释比较丰富,参考一下,谢谢分享
    2019-03-11
  • zhyy1212hz :
    粗略看了一下,代码注释比较丰富,参考一下,谢谢分享
    2019-03-11
  • shensebaitian :
    下载来看看,希望有用
    2019-03-08
  • shensebaitian :
    下载来看看,希望有用
    2019-03-08

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明