数字频率计结题报告.doc
本项目以现场可编程逻辑门阵列FPGA为核心，基于等精度测量频率的原理，利用Verilog硬件描述语言设计实现了频率计内部功能模块。采用STC89C52单片机与FPGA通信，将得到的数据运算处理,利用液晶显示器LCD1602对测量的频率、占空比、时间间隔等实时显示，充分发挥FPGA的高速数据采集能力和单片机的高效计算与控制能力，使两者有机地结合起来。
系统硬件采用两通道进行输入，利用OPA847小信号放大、TLV3501比较整形，得到FPGA能够顺利读取的频率的信号。为减小高频测频信号的耦合干扰和信号衰减，将放大整形电路进行PCB设计，经测试，整形输出方波波形很正，能为后面FPGA提供很好的测试信号。
经过整体测试，本设计能够满足题目所有的要求。
文件下载
评论信息
其他资源
- 掌讯3560-杜比音效+蝰蛇音效-增量单刷包（内有说明）.7z
- STM32F103驱动三个超声波模块，串口屏显示探测距离
- 滴水逆向三期课件.zip
- java 实现多项式的运算
- MarkovDecisionProcesses：运行策略迭代，值迭代和Q学习算法来解决MDP问题-源码
- 华为认证HCIP数通2.5新版题库
- C# 房屋出租管理系统
- 某医院信息管理系统
- 爬取马蜂窝的全部景点的名称
- 浏览器视频加速插件
- 机器人控制系统设计与matlab仿真程序（刘金琨）
- non-coders-pdf-merger:从控制台合并PDF，无需任何编码技能-源码
- 中央广播电视大学《经济数学基础12（专）》期末总复习资料（含答案）.pdf
- 工程1.vbp工程1.vbp
- Bus_Hound_6.0.1带注册码+中文版使用说明(最新的)
- 腾讯·企鹅智库 - 2019-2020中国互联网趋势报告
- APF中的谐波检测的SIMULINK仿真-APF1.mdl
- 电商网站前端源码
- VUE + bpmn 流程设计器 demo
- MIDP2.0 稀有资源 与你分享
- 沙箱逃逸技术总结
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明