数字频率计结题报告.doc

上传者: 20321859 | 上传时间: 2022-03-29 19:10:04 | 文件大小: 898KB | 文件类型: -
本项目以现场可编程逻辑门阵列FPGA为核心,基于等精度测量频率的原理,利用Verilog硬件描述语言设计实现了频率计内部功能模块。采用STC89C52单片机与FPGA通信,将得到的数据运算处理,利用液晶显示器LCD1602对测量的频率、占空比、时间间隔等实时显示,充分发挥FPGA的高速数据采集能力和单片机的高效计算与控制能力,使两者有机地结合起来。 系统硬件采用两通道进行输入,利用OPA847小信号放大、TLV3501比较整形,得到FPGA能够顺利读取的频率的信号。为减小高频测频信号的耦合干扰和信号衰减,将放大整形电路进行PCB设计,经测试,整形输出方波波形很正,能为后面FPGA提供很好的测试信号。 经过整体测试,本设计能够满足题目所有的要求。

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明