FPGA 硬件实现浮点数加法运算

上传者: qq1240433061 | 上传时间: 2022-04-04 22:30:14 | 文件大小: 3KB | 文件类型: -
使用FPGA内部硬件资源实现浮点数加法运算,占用资源少,运算速度快

文件下载

评论信息

  • W4GN3R :
    真就一点注释都没有呗
    2021-05-13
  • weixin_35884015 :
    没什么用吧
    2018-04-02
  • avkmonky :
    代码逻辑功能正确,但作为硬件代码来说是不合格的,组合逻辑过于复杂,严重拖慢计算速度。
    2017-08-21
  • u012369462 :
    完全不是硬件实现啊,代码实现的说清楚好吧,还以为是用IP核实现
    2017-07-07
  • jiafy001 :
    代码还不错,还算实用
    2015-04-13

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明