FPGA中多标准可编程IO端口的设计--电子科技大学

现场可编程门阵YlJ(FPGA，FieldProgrammable GateArray)是可编程逻辑器件 的一种，它的出现是随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC，ApplicationSpecificIntegratedCircui0芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中。现在，FPGA已广泛地运用于通信领域、消费类电子和车用电子。 本文中涉及的I／O端口模块是FPGA中最主要的几个大模块之一，它的主要作 用是提供封装引脚到CLB之间的接口，将外部信号引入FPGA内部进行逻辑功能 的实现并把结果输出给外部电路，并且根据需要可以进行配置来支持多种不同的接口标准。FPGA允许使用者通过不同编程来配置实现各种逻辑功能，在IO端口中它可以通过选择配置方式来兼容不同信号标准的I／O缓冲器电路。总体而言，可选的I／O资源的特性包括：IO标准的选择、输出驱动能力的编程控制、摆率选择、输入延迟和维持时间控制等。 本文是关于FPGA中多标准兼容可编程输入输出电路(Input／OutputBlock)的 设计和实现，该课题是成都华微电子系统有限公司FPGA大项目中的一子项，目 的为在更新的工艺水平上设计出能够兼容单端标准的I／O电路模块；同时针对以前设计的I／O模块不支持双端标准的缺点，要求新的电路模块中扩展出双端标准的部分。文中以低压双端差分标准(LvDS)为代表构建双端标准收发转换电路，与单端标准比较，LVDS具有很多优点： (1)LVDS传输的信号摆幅小，从而功耗低，一般差分线上电流不超过4mA， 负载阻抗为100Q。这一特征使它适合做并行数据传输。 (2)LVDS信号摆幅小，从而使得该结构可以在2．5V的低电压下工作。 (3)LVDS输入单端信号电压可以从0V到2．4V变化，单端信号摆幅为 400mV，这样允许输入共模电压从0．2V到2．2V范围内变化，也就是说LVDS允 许收发两端地电势有+lV的落差。 本文采用0．18}tm1．8V／3．3V混合工艺，辅助Xilinx公司FPGA开发软件ISE， 设计完成了可以用于Virtex系列各低端型号FPGA的lOB结构，它有灵活的可配 置性和出色的适应能力，能支持大量的I／O标准，其中包括单端标准，也包括双端摘要标准如LVDS等。它具有适应性的优点、可选的特性和考虑到被文件描述的硬件结构特征，这些特点可以改进和简化系统级的设计，为最终的产品设计和生产打下基础。设计中对包括20种IO标准在内的各电器参数按照用户手册描述进行仿真验证，性能参数已达到预期标准。