基于FPGA的RS编码器

上传者: m0400220334 | 上传时间: 2022-02-16 12:56:57 | 文件大小: 296KB | 文件类型: -
FPGA进行RS编码,其设计的关键是伽罗华域乘法器,内附WORD说明

文件下载

评论信息

  • muye87 :
    有一个简单的文档说明,少量注释,基本可以读懂
    2015-06-13
  • wz19880706 :
    已经验证可以实现内容
    2012-07-10
  • xxx24 :
    一个ISE工程的rs(16,10)编码实现,语言是VHDL
    2012-03-27
  • xxkkqq :
    不错。。是rs(16,10)
    2011-11-09
  • posuideyuyi :
    实现比较简单,适合入门学习
    2011-11-07

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明