VERILOG入门实验一 基于FPGA DDS正弦信号发生器

[{"title":"（ 5 个子文件 6.36MB ） VERILOG入门实验一 基于FPGA DDS正弦信号发生器","children":[{"title":"实验一 基于FPGA DDS正弦信号发生器","children":[{"title":"实验一 代码文件.txt <span style='color:#111;'> 1.18KB </span>","children":null,"spread":false},{"title":"实验一 正弦信号发生器 实验指导.doc <span style='color:#111;'> 2.27MB </span>","children":null,"spread":false},{"title":"实验一 正弦信号发生器 实验指导.pdf <span style='color:#111;'> 1.28MB </span>","children":null,"spread":false},{"title":"sin1.m <span style='color:#111;'> 378B </span>","children":null,"spread":false},{"title":"实验一 基于FPGA DDS正弦信号发生器.zip <span style='color:#111;'> 3.18MB </span>","children":null,"spread":false}],"spread":true}],"spread":true}]