DDR2规范中文版.pdf

模式寄存器中的数据控制着DDR2 SDRAM的操作模式.它控制着CAS 延迟, 突发长度, 突发顺序, 测试模式, DLL复位, WR等各种选项，支持着DDR2 SDRAM 的各种应用. 模式寄存器的默认值没有被定义, 所以上电之后必须按规定的时序规范来设定模式寄存器的值. 通过将 CS, RAS, CAS, WE, BA0 ， BA1置低来发布模式寄存器设定命令, 操作数通过地址脚A0 ~ A15同步送出. DDR2 SDRAM 在写模式寄存器之前，应该通过拉高CKE而完成了所有簇的裕充 电。模式寄存器设定命令的命令周期 (tMRD)必须满足完成对模式寄存器的写操作。在进行正常操作时，只要所有的簇都已经处于预充电完成状态，模式寄存 器都可以使用同一命令重新设定. 模式寄存器不同的位表示不同的功能. A0 ~ A2 设定突发长度是4还是8。突发长度的译码规则与DDR SDRAM相同. A3定义