只为小站
首页
域名查询
文件下载
登录
首页
课程资源
嵌入式
cpu设计实例-verilog
cpu设计实例-verilog
上传者:
hotinherre
|
上传时间: 2019-12-21 19:53:39
|
文件大小: 623KB
|
文件类型: pdf
cpu
verilog
cpu设计实例-verilog,通过这个文档 你可以很快的入手如何设计一份8位的cpu,其中的指令码位16位
文件下载
立即下载
评论信息
无知的奋斗中 :
我下载后还是用不了,不知道是怎么回事
2014-03-03
liuminquan2010 :
不错,适合初学者!
2013-12-30
胡小小小瑞 :
不错,适合初学者!
2013-04-01
其他资源
自适应模糊系统与控制——设计与稳定性分析
STC15单片机实战指南(带书签含原理图完整版)
Multisim14汉化包 解压即可使用
Teamcenter服务端开发
Python-用于半监督分类的图形卷积网络GCN的PyTorch实现
Java GUI 学生成绩管理系统
华南理工大学实验——OpenGL Shader导入3D模型OBJ文件的代码!
运动会成绩管理系统 mfc+ sql2000
maven 批量安装第三方jar包工具
SAP 各模块后台表关系
手把手教你学会AMOS——结构方程模型
Automotive SPICE PRM v4.5中文
PCI运动控制卡VC代码
你需要立刻突破的十大编程禁忌
ELK在Spark集群的应用
jdk-8u11-windows-x64.exe
apache-tomcat-6.0.14
fiddler基础教程
VB.net 经典小程序
车载导航源码
Bz1621.lzh二进制编译器
240128液晶程序
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
3G/移动开发
C/C++
Java
.Net
PHP
嵌入式
软件测试
数据库
网络管理
网页制作
游戏开发
专业指导
讲义
热门下载
基于YOLOV5的车牌定位和识别源码.zip
MATLAB车牌识别系统
夏天IC助手1.8你们懂的
2020年数学建模B题穿越沙漠全部代码全国赛二等奖.zip
离散时间信号处理第三版课后习题答案
云视通扫描工具.zip
Spring相关的外文文献和翻译(含出处).zip
多机器人编队及避障仿真算法.zip
Vivado license 永久
CNN卷积神经网络Matlab实现
雷达信号处理仿真程序(MTI,MTD等)
航迹融合算法MATLAB仿真程序
IEEE33节点配电网Simulink模型.rar
avantage 软件 xps 处理软件30天后不能使用问题
matpower5.0b1.zip
最新下载
库卡机器人KUKA.EtherNetIP MS通讯选项安装包
基于STM32的直流电动机角度控制.zip
ltp_data_v3.4.0.zip
OllyICE(v2.01b)和PEiD
MODBUS调试工具(Modbus_poll_3.60)
Modbus Poll V3.60b (旧版)去注册窗口修改版
晶体管原理与设计电子书
Delphi XE3 with Update2 一键激活工具 Activator Ver 6.3
汉字编码转换工具(汉字与utf-8转换 gb2312转换 unicode 转转
jsBezier是一个JavaScript库实现了贝塞尔曲线函数计算