fpga开发verilog编写的DDS

上传者: ggjjrrw | 上传时间: 2022-03-18 10:31:24 | 文件大小: 4.29MB | 文件类型: -
一个用verilog编写的DDS,基本上是模仿ad9850芯片编写的。其中DA芯片用的是AD9767,fpga用的是xilinx spartan6的,最高工作时钟为125MHz,该频率下最高可产生10MHz的正弦信号。频率控制字为32位,基本参考ad9850就知道如何使用。

文件下载

评论信息

  • weixin_39190573 :
    还可以,谢谢
    2017-12-06
  • yfwoqqwei :
    还可以,谢谢
    2017-06-23
  • baidu_25298443 :
    可用,试过,正看懂
    2015-03-31
  • doubixing :
    缺乏注解,其他还不错
    2015-03-14
  • savatage127 :
    能看明白大概是什么意思,但是没有对DDS输出的的描述
    2014-06-10

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明