用verilog实现除法器(两种方法）
一、 实验目的与要求：
用verilog语言编写出一个除法器的代码，并在modelsim中进行功能仿真，认真的完成实验报告。
二、 实验设备（环境）及要求：
在modelsim环境下编写代码与测试程序，并仿真；
在synplify pro下编译，设置硬件并综合。
三、 实验内容及步骤：
1、 选择除法器的算法，本实验开始采用的是减法实现除法器的例子（比如十进制中的a/b，可先比较a与b的大小，如果a>b,则商加1，a<=a-b,再进行比较大小，直到a<b,商不变，余数为a）;
2、 选择好算法，进行verilog语言编程，再写好testbench并进行编译与功能仿真；
3、 在中进行初步综合；
4、 完成实验报告；
文件下载
资源详情
[{"title":"（ 1 个子文件 176KB ） 用verilog实现除法器(两种方法）","children":[{"title":"7c4e7da3763446de8a324ad34cf7ab62","children":[{"title":"用verilog实现除法器(两种方法).docx <span style='color:#111;'> 290.02KB </span>","children":null,"spread":false}],"spread":true}],"spread":true}]
评论信息
其他资源
- 地心地固坐标系ECEF转地心惯性系ECI matlab代码
- glibc-2.14离线安装包及安装命令
- C语言考研真题汇编（完整版）.txt
- spring boot+vue+quartz2.2.3整合定时调度系统
- unity3d 白天夜晚切换插件 Day_Night_Cycle.unitypackage
- AVR-mega128单片机实现温度DS18B20，proteus仿真实现
- 《设计模式》--刘伟 PPT课件+代码实例
- c# datagridview 添加合计行
- A/D&&DA simulink模型
- 编译原理实验指导书
- 树形列表控件（CSharp，WinForm）
- 2019年5月软考高项信息系统项目管理师（题目书）
- Flex-AntiCheat：Flex AntiCheat-针对多个AntiCheat的优化配置-源码
- ExcelBuild.zip
- 计算机动画天体运动代码和实验报告
- MProg-Multi Device EEPROM
- J2EE与中间件期末考点
- 可以直接读写端口的动态链接库：inpout32.dll
- WSO2 Developer’s Guide SOA and data services with WSO2 Enterprise azw3
- verilog电子时钟
- Vissim 5.20 COM【中文版】
- 基于情感词典的情感倾向打分
- 自抗干扰控制器及其PID控制
- 网上书店模板（有demo设计文档和界面源码，界面很帅哟，）
- 云典enfold主题.rar
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明