SOC平台 verilog 代码风格规范V0.4.doc

目 录 前 言 2 1 总则 3 2 职责 3 3 目的 3 4 内容 4 4.1 基本原则 4 4.1.1 RTL级代码风格 4 4.1.2 组合时序电路分开原则 4 4.1.3 复位 5 4.2 命名规则 5 4.2.1 基本命名标准 5 4.2.2 命名准则 6 4.3 VERILOG HDL源代码文件结构 10 4.3.1 VERILOG HDL 代码文件文件头 10 4.3.2 VERILOG HDL 代码文件宏定义 13 4.3.3 VERILOG HDL 代码文件模块名及端口信号 13 4.3.4 VERILOG HDL 代码文件信号、变量及参数 13 4.3.5 VERILOG HDL 代码文件设计主体 14 4.3.6 VERILOG HDL 代码文件注释行 16 4.3.7 VERILOG HDL 代码文件独立Include.v 17 5 VERILOG HDL代码范例 18 5.1 复用器表达方式 18 前 言 为了更好地规范团队成员在研发项目时VERILOG硬件描述语言的撰写，以达到代码规范化和标准化的目的，特制定本规范。