JESD209-4B_LPDDR4 中文注释解读.pdf

上传者: cxsjabcabc | 上传时间: 2021-06-19 11:00:31 | 文件大小: 3.87MB | 文件类型: PDF
**重要提醒: 解读已更新到v2, 最后更新时间22021-7-11 161631** 此文档对于JESD标准LPDDR4做中文解读,轻松理解LPDDR4标准。 为何有此文档? > 笔者曾经在dram领域摸爬滚打数年,深深感受到spec标准文档的理解直接影响到dram知识技术的认知和层次,理解spec文档将极大提高dram水平。数年经验化成一篇解读,不要让时间浪费在不断地寻找spec标准含义的过程中,而是站在经验者之上更上一层楼! 祝每个看过此文档的人都可以为"被某国打压的dram技术"增加技术储备! 解读示例: 1 Byte Mode: 什么是Byte Mode? > 顾名思义,是字节模式。标准的LP4是x16, 即双字节,Byte Mode即是x8, 2个x8组 成标准的x16. 有人有疑惑: 为什么要搞这样的模式?标准都是x16不挺好吗? > 为高容量颗粒而做. x8只占8根数据线,可以组2颗成x16,这样就会比x16做的容 量更大。 2 CK_t和CK_c代表什么? > CK_t: CK True, 代表差分信号的正极性clock, 也就是"真"clock/主clock; CK_c: CK Complement, 代表差分clock的负极clock. 3 CKE和CK的区别: > CKE是指dram clock时钟 enable与否,注意它和上面的CK有本质区别,CKE可以 理解为是颗粒侧的时钟,但CK是controller和dram交互的时钟。 CK如果没有了,CKE没有意义。但CK如果有,CKE可有可无。 CKE拉低,颗粒进入power down模式,可以节省功耗。 4 ZQ为什么一般是240欧姆呢? > 因为一般dram都是通过并联电阻实现设置为指定的电阻值,一般工业级的电阻值 是34, 40, 60, 80, 120欧姆,取最小公倍数,即240欧姆! ......还有更多... ** 本文档不仅仅是LP4 spec标准文档,而是spec的注释解读 ** ** 翻译成中文? 当然不是翻译, 翻译放到网站上随便都可以翻译出来,此文是带着理解的解读! 深挖spec内部的原理,让您事半功倍!不要被spec卡住您的前途! ** 因为解读是注释,即文中黄色或绿色下划线的注解,试读看不到,正在想方法如何显示给大家看。 ** 行业标准: 作者有数年spec经验. ** 专业: 数年dram问题debug,spec解读专业到位。 ** 咨询: 承诺文档解读有疑问,可以免费每天3个问题的解答。 ** 退款: 作者承诺如果对于文档解读不满意,可线下联系作者申请退款,作者就有这样的自信敢承诺! ** 更新: 不定期进行文档更新,保证每读一遍都有不一样的感受。 ** 再次提醒: 试读看到的是标准LP4 spec, 批注注释才是本文档的价值所在!! 千万不要以为仅仅是LP4 spec!!

文件下载

评论信息

  • yayayaoshuo :
    用户下载后在一定时间内未进行评价,系统默认好评。
    2021-11-23
  • wang765790238 :
    就是花9.9下一个LPDDR4的规范,下载的文档里面没有任何中文解读,像作者写的解读示例那些类容,在下载到的文档中根本就是子虚乌有、纯属虚构。希望其他人别再上当了。
    2021-10-11
  • weixin_43251004 :
    用户下载后在一定时间内未进行评价,系统默认好评。
    2021-10-06
  • qq_25386507 :
    用户下载后在一定时间内未进行评价,系统默认好评。
    2021-09-17
  • huashenzhou :
    用户下载后在一定时间内未进行评价,系统默认好评。
    2021-09-05

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明