只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
FPGA 数字时钟
FPGA 数字时钟
上传者:
changengchu3961
|
上传时间: 2021-11-22 21:38:02
|
文件大小: 3.77MB
|
文件类型: -
数字时钟
用verilog 编写的一个数字时钟例程,可以实现24小时计数,还有闹钟报警、校时、校分等功能,程序简单易懂,亲测可行
文件下载
立即下载
评论信息
weixin_42208956 :
用的芯片不一样...而且没看到闹钟的输出信号
2018-12-22
其他资源
红外测温仪硬件设计.rar
python爬取天气数据并制图分析
C#控制台下读取3D模型的STL格式文件
Histograms of Oriented Gradients for Human Detection.pdf
磁盘管理模块.zip
基于神经网路的遥感图像分类
U3D之WebCamTexture实现前后相机的拍照功能
电磁场与电磁波(合工大)ppt
人脸性别识别训练样本
NotePad.rar
MATLAB源码集锦-基于灰色关联系数的层次分析法
Go.docset.rar
[源码]基于.NET框架的分层开发-基础篇-00-数据库DB.rar
高校物理理论体系.jpg
无线通信课后习题
apache-tinkerpop-gremlin-server-3.4.7-bin.zip
用于无屏显示应用的DLP® PicoTM技术.pdf
多个精美的网站ui设计(后台、注册、登录)
comsol 3.5 LICENSE 文件
MVVM,WPF例子
基于SSH的bbs论坛(源代码)
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
token登录器.rar
基于Python网络爬虫毕业论文.doc
matlab机器人工具箱实现机械臂直线轨迹&圆弧轨迹规划
现代操作系统原理与实现.pdf
校园网规划与设计(报告和pkt文件)
avantage 软件 xps 处理软件30天后不能使用问题
JPEG的Matlab实现
MATLAB车牌识别系统
西门子逻辑控制设计开发_3部10层
Python+OpenCV实现行人检测(含配置说明)
simulink仿真实现光伏发电MPPT+能量管理
多智能体的编队控制程序的补充(之前上传少了一个文件)
基于STM32的FFT频谱分析+波形识别
基于Matlab的PI/4 DQPSK的调制解调源代吗
基于hadoop商品推荐系统课程设计
最新下载
HP iLo 4 Firmware 2.82 固件及中文语言包 亲测于 HP ProLiant DL380p Gen8
掌讯车机刷机包gongban-YT5760B-ui1-zlink-ota-v1.66
dao3.5数据库安装文件
串口助手工具合集.zip
单相LCL并网逆变器.zip
STM32 flash epprom 将数据保存在STM32中,掉电也保存
aspose.pdf 22.2 for java 去页码数量限制与水印版
tsmc18rf工艺包(免安装OA格式)
MindShare Arbor
光伏-储能并网系统仿真.rar