只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
FPGA 数字时钟
FPGA 数字时钟
上传者:
changengchu3961
|
上传时间: 2021-11-22 21:38:02
|
文件大小: 3.77MB
|
文件类型: -
数字时钟
用verilog 编写的一个数字时钟例程,可以实现24小时计数,还有闹钟报警、校时、校分等功能,程序简单易懂,亲测可行
文件下载
立即下载
评论信息
weixin_42208956 :
用的芯片不一样...而且没看到闹钟的输出信号
2018-12-22
其他资源
通信设备MIB之cisco思科最新全套私有MIB库
winsock实现ftp服务器
8PSK调制解调代码
SN65HVD230CAN总线模块测试程序,基于stm32
拓扑多边形快速生成算法
数据趋势预测ARIMA算法实现
C# 实现控制摄像头并拍照
手机靓号发布网站源码
矢量控制系统的设计与仿真
FPGA综合系统设计(一)1.250μs冲击电压测量与显示
基于Python的飞机大战游戏系统设计与实现源程序
3dec使用说明
如何用vb绘制实时曲线
物资管理系统(c++和sql)
文鼎特黑简繁(兼容新版win10).ttf
Django-Dynamic-filters:简单演示Django基于用户请求处理动态查询的方式。 虚拟数据将自动填充,并可使用前端UI进一步过滤。-源码
NAND FLASH 控制器源码(verilog)
Xshell_5.0.0.37免更新个人版
mysql-connector-java-5.1.20-bin.jar
基于Java的教学评价系统的设计与实现
F104阀列车制动仿真
FSX 飞行模拟教程
基于直方图的自适应阈值二值化
基于aspnet及sql2005的人事管理系统
HCNA全套视频教程
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
风电场风速及功率数据.zip
智能微电网中利用粒子群算法实现多目标优化(有完整数据可运行).zip
基于STM32的FFT频谱分析+波形识别
Elsevier爱思唯尔的word模板.zip
ChinaMeteorologicalDataHandler.R
Alternative A2DP Driver 1.0.5.1 无限制版
华为OD机试真题.pdf
基于MATLAB的水果图像识别
基于OpenCV的车牌号码识别的Python代码(可直接运行)
Academic+Phrasebank+2021+Edition+_中英文对照.pdf
大学生网页设计大作业-5个网页设计制作作品自己任选
多机器人编队及避障仿真算法.zip
DBSCAN算法Matlab实现
芯片验证漫游指南以及源代码.zip
超大规模集成电路先进光刻理论与应用.pdf
最新下载
华为HN8145XR升级文件 HN8145XR-V5R021C00S260
【FPGA】【Verilog】【AX301】四则小计算器设计
MLDN李兴华JavaWeb开发实战经典(高级案例篇)全部源码
健身跑步小程序源码
VHDL6位数字密码锁
计算机图形学大作业简易绘图板mfc
配网绝缘子缺陷检测数据集(1w多张,含txt标签)
FPGA 6位密码锁代码
北京交通大学随机过程历年试题
OCJP(1z0-808)试题答案详解.pdf