Designing-Synthesizing- and Simulating ASICs and FPGAs using VHDL or Verilog

Designing Synthesizing Simulating

A Practical Guide for Designing, Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog 最为经典的讲述VHDL以及Verilog 设计的宝典书籍！设计范例涵盖很多设计中经常用的设计模块，堪称IC设计的 “词典”，书中的很多范例都可以作为你设计应用中的IP进行应用！！

文件下载

评论信息

半夏之夜 :

非常不错的资料
2016-07-16
alenroy :

资料不错，谢谢分享，不过5分确实很珍贵啊，呵呵
2014-06-10
baozieva :

很好的资料，感谢楼主分享
2014-05-24
sunjianty :

不错的资料，挺有用的。。。。。
2013-03-14
伍卫华 :

sql查询Jquery EasyUI 页面框架Demo
2012-12-20

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明

Designing-Synthesizing- and Simulating ASICs and FPGAs using VHDL or Verilog

文件下载

评论信息

其他资源

免责申明

个人信息

热门下载

最新下载