2021年北京工业大学计算机组成原理课设project4

2021年的最新资源 Project4 FPGA完成MIPS微系统开发(支持设备与中断) 一、设计说明 1.MIPS 微系统应包括：MIPS处理器、系统桥和 1 个定时器，8 位 7 段数码管、32 位拨动开关。 2.MIPS处理器应实现MIPS-Lite3指令集。 a)MIPS-Lite3＝{MIPS-Lite2，ERET、MFC0、MTC0 }。 b)MIPS-Lite2＝{addu，subu，ori，lw，sw，beq，lui，addi，addiu，slt， j，jal，jr，lb，sb }。 c)addi应支持溢出，溢出标志写入寄存器$30中第0位。 3.MIPS处理器为多周期设计。 4.MIPS 微系统支持定时器硬件中断。 二、系统桥与设备 5.为了支持设备，MIPS 微系统需要配置系统桥。 a)需要支持 3 个设备，即定时器、8 位 7 段数码管、32 位拨动开关。 b)定时器的设计规范请参看《定时器设计规范.docx》。 c)实验设备中的 8 位 7 段数码管由 2 个 4 位 7段数码管组成。 三、FPGA 内置模块的使用 6.时钟定制电路 a)系统时钟为 100MHz