数字IC设计新手指南：RTL到40nm SNN加速器门级电路布局全流程 - RTL设计 v4.0

[{"title":"（ 5 个子文件 1.83MB ） 数字IC设计新手指南：RTL到40nm SNN加速器门级电路布局全流程 - RTL设计 v4.0","children":[{"title":"进阶指南.docx <span style='color:#111;'> 37.76KB </span>","children":null,"spread":false},{"title":"数字IC新手项目：从RTL到门级电路布局的完整流程说明 '40nm工艺SNN加速器设计与实现.docx <span style='color:#111;'> 37.66KB </span>","children":null,"spread":false},{"title":"数字IC设计新手指南：RTL到40nm SNN加速器门级电路布局全流程.pdf <span style='color:#111;'> 125.33KB </span>","children":null,"spread":false},{"title":"数字IC新手项目全流程解析：从RTL到门级电路布局的自动化流程设计与实现——基于40nm工艺SNN加速器的综合报告.html <span style='color:#111;'> 5.20MB </span>","children":null,"spread":false},{"title":"数字IC新手项目全流程解析：从RTL到门级电路布局的自动化流程设计与实现——基于40nm工艺SNN加.md <span style='color:#111;'> 4.22KB </span>","children":null,"spread":false}],"spread":true}]