JEDEC JESD241:2015 偏置温度不稳定性的晶圆级 DC 表征程序 - 完整英文电子版(29页)

上传者: Johnho130 | 上传时间: 2021-08-12 14:04:20 | 文件大小: 582KB | 文件类型: PDF
完整英文电子版 JEDEC JESD241:2015 Procedure for Wafer-Level DC Characterization of Bias Temperature Instabilities(偏置温度不稳定性的晶圆级 DC 表征程序)。本文档的范围是为代工厂和无晶圆厂客户提供最低通用协议,以比较 MOSFET 在商定的寿命终止 (EOL) 时的直流 BTI 引起的平均 VT 偏移具有可制造 CMOS 工艺和技术的沟道宽度、Wdes(Wdes >=Wmin – 见附件 B)和长度 Ldes 的晶体管。 BTI 比较是在假设的最差直流使用条件(VDDmax、TJmax)下提出的。 该程序适用于 pMOSFET 和 nMOSFET 晶体管的负 (VGS 0) (PBTI) BTI 条件。

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明