JEDEC JESD22-B118 :2011 半导体晶圆和芯片背面外部外观检查 - 完整英文电子版(15页)

上传者: Johnho130 | 上传时间: 2021-05-29 11:01:50 | 文件大小: 531KB | 文件类型: PDF
完整英文电子版JEDEC JESD22-B118 :2011 Semiconductor Wafer and Die Backside External Visual Inspection(半导体晶圆和芯片背面外部外观检查)。半导体晶片和管芯背面的外部外观检查是对已加工的半导体晶片或管芯的外部非有效表面积(以下称为背面)的检查。 此检查方法适用于产品半导体晶圆和组装前的裸片。 该测试方法定义了执行标准化外部外观检查的要求,并且是一种非侵入性和非破坏性检查,可用于鉴定,质量监控和批量验收。 可以接受对第6条元素提供保证的替代检查方法或技术(例如功能测试,自动检查设备,在线制造操作等)是可以接受的。

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明