ZET中兴-Verilog_Coding_Style.pdf

上传者: HITwuster | 上传时间: 2021-10-09 08:31:07 | 文件大小: 281KB | 文件类型: -
ZET中兴:Verilog Coding Styles For RTL Synthesis
ZET中兴Verilog培训教程:
(1)本培训课程的目标是让新员工了解在作设计中编写Verilog代码时应该使用规范的、能综合的、高效率的代码风格,并且通过上机练习实践。

(2)中兴 Verilog 培训内容
第一部分它介绍了RTL综合的含义,并分别讲述了组合电路设计和时序电路设计的常见编码风格;
• 第二部分介绍了资源块和资源块的共享、一些综合工具不支持的代码及其解决方法、仿真和综合电路的不匹配情况、高效的编码风格等内容;
• 第三部分讲述在数字电路设计中的一些经验、设计重用的编码风格和一些常会犯的编码错误(部分内容为前两部分的总结)。

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明