上传者: HITwuster
|
上传时间: 2021-10-09 08:31:07
|
文件大小: 281KB
|
文件类型: -
ZET中兴:Verilog Coding Styles For RTL Synthesis
ZET中兴Verilog培训教程:
(1)本培训课程的目标是让新员工了解在作设计中编写Verilog代码时应该使用规范的、能综合的、高效率的代码风格,并且通过上机练习实践。
(2)中兴 Verilog 培训内容
第一部分它介绍了RTL综合的含义,并分别讲述了组合电路设计和时序电路设计的常见编码风格;
• 第二部分介绍了资源块和资源块的共享、一些综合工具不支持的代码及其解决方法、仿真和综合电路的不匹配情况、高效的编码风格等内容;
• 第三部分讲述在数字电路设计中的一些经验、设计重用的编码风格和一些常会犯的编码错误(部分内容为前两部分的总结)。