只为小站
首页
域名查询
文件下载
登录
首页
行业
嵌入式
FPGA设计 6位8通道同步采集AD芯片MAX11046 Verilog驱动源码.zip
FPGA设计 6位8通道同步采集AD芯片MAX11046 Verilog驱动源码.zip
上传者:
GZXGYZ
|
上传时间: 2021-07-08 21:03:19
|
文件大小: 2KB
|
文件类型: ZIP
MAX11046Verilog
MAX11046驱动
6位8通道同步采集AD芯片
AD芯片MAX11046软件
FPGA设计 6位8通道同步采集AD芯片MAX11046 Verilog驱动源码: /* * @Description: MAX11046 divider */ module max11046_dev( input clk, input rst_n, input en, //开始采集信号 input sny_clk, //同步信号 input eoc, //转换结束输出 output reg wr, //写使能 输入(低电平有效) output reg cs, //片选 输入(低电平有效) output reg rd, //读使能 输入(低电平有效) output convst, //启动转换 输入(上升沿结束采样,并开始对捕获的样本进行转换。 当COVST为低电平时, ADC处于采集模式) inout [15:0] db, //数据信号 输入输出 output [127:0] mdb, //数据输出 output reg rev_done //获取数据完成 ); reg [15:0] dataBus; reg [127:0] r_mdb; reg [3:0] channel; reg [4:0] cur_state; reg [4:0] next_state; reg [7:0] time_cnt; reg time_cnt_clr; //计数器清零信号 reg st_dong; parameter st_cfg = 5'b0_0001; //配置状态 parameter st_mesu = 5'b0_0010; //采样状态 parameter st_covt = 5'b0_0100; //转换状态 parameter st_rdata = 5'b0_1000; //接收单通道数据 parameter st_nover = 5'b1_0000; //接收数据 //寄存器配置 parameter cr0 = 1'b0; //采集模式 0:convst 下降沿开始采集上升沿开始转换 1:一旦先前的转换完成,获取模式就会启动。 上升沿开始转换 parameter cr1 = 1'b0; //必须为0 parameter cr2 = 1'b1; //0:偏移二进制 1:补码二进制 parameter cr3 = 1'b0; //0:内部基准电源 1:外部基准电源 assign db = wr ? 16'hzzzz : dataBus ; assign convst = sny_clk; assign mdb = r_mdb; //系统主频50MHZ,每个节拍20nS always @(posedge clk or negedge rst_n) begin if(!rst_n) time_cnt <= 8'b0; else if(time_cnt_clr) time_cnt <= 8'b0; else time_cnt <= time_cnt + 8'b1; end always @ (posedge clk or negedge rst_n) begin if(!rst_n) cur_state <= st_cfg; else cur_state <= next_state ; end always @ (*) begin case(cur_state) st_cfg:begin if(st_dong)begin next_state = st_mesu; end else begin next_state = st_cfg; end end st_mesu:begin if(st_dong)begin next_state = st_covt; end else begin next_state = st_mesu;
文件下载
立即下载
资源详情
[{"title":"( 1 个子文件 2KB ) FPGA设计 6位8通道同步采集AD芯片MAX11046 Verilog驱动源码.zip","children":[{"title":"MAX11046.v <span style='color:#111;'> 4.76KB </span>","children":null,"spread":false}],"spread":true}]
评论信息
其他资源
基于proteus 的 STM32 采集DHT11 仿真 + olde 显示.rar
基于MATLAB的信号与系统实验指导课后详细答案(含源代码).docx
sar图像集合
基于单片机的智能插座设计与实现
中科大组合数学课程ppt.zip
ASP.NET微信支付开发SDK支付
基于tensorflow的猫狗图片的识别分类_深度学习CNN网络alexnet模型
操作系统课程设计之系统调用返回时间
C#签到系统
JAVA课程设计驾校管理系统
基于单片机的自动火灾报警系统(内含原理图、PCB、源代码、实物照片)
romax英文原版教程
ribbon-2.2.5.jar
jdk-8u131-windows-i586.exe
jdk-8u281-windows-x64.exe
诺基亚修改文件管理器
Juniper nsISG2000.6.3.0r25升级包
ASP.NET汽配商城
PLC 交通灯程序
全国高校名单sql数据库版(2019)
用遗传算法实现自动文摘
用jsp的淘宝网站
樊昌信 通信原理 第五版
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
餐饮零售
电信
电子政务
互联网
交通
教育
金融
旅游
嵌入式
外包
网络游戏
物流
医疗
制造
咨询
热门下载
中国地面气象站观测数据2000-2021
全国道路网SHP数据.zip
基于蒙特卡洛生成电动汽车充电负荷曲线程序
Android大作业——网上购物APP(一定是你想要的)
张正友相机标定Opencv实现(完整程序+棋盘图)实例源码
刚萨雷斯《数字图像处理》第四版答案.pdf
(推荐)小爱触屏音箱LX04_2.34.5-官改-(开发版)SP5
计算机专业实习日记+实习周记+实习总结
基于STM32的电子时钟设计
ios无人直播 虚拟视频实用版 可以导入视频
Matpower中文使用手册(原名《MATPOWER手册(中文版)》).rar
中国地面气候资料日值数据集(V3.0)2014-2019.zip
EEupdate_5.35.12.0 win10下修改intel网卡mac
Vivado永久激活license(亲测可用)包(搜集的全部可用LICENSE)
大唐杯资料+题库(移动通信)
最新下载
解决pycharm中opencv-python导入cv2后无法自动补全的问题(不用作任何文件上的修改)
IDA-Pro-7.7-全插件版
得力M2500系列C121C错误解决方法
多采样率系统-采样率转换和数字滤波器组
China.shp.zip
Logisim 头歌8位可控加减法电路设计图解及代码(计算机组成原理)请txt打开
vivo手机线刷工具
libmp3lame 32位和64位两种
一元多项式相加(c++)
AES加解密小工具